This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

has y with

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 1-22051 (A)

(43) 25.1.1989 (19) JP -


(21) Appl. No. 62-179482 (22) 17.7.1987

(71) MATSUSHITA ELECTRIC IND CO LTD (72) NORIHIKO TAMAOKI(1)

(51) Int. Cl⁴. H01L21/94,H01L21/76

PURPOSE: To prevent the acid resistant mask from being etched in the later isotropical etching process by a method wherein, after a silicon nitride film as a second acid resistant film is formed on the whole semiconductor substrate surface, the surface of this silicon nitride film is oxidized to form a silicon oxide film as an anti-etching mask which is thin and has no pin holes.

CONSTITUTION: On an N-type substrate 1, a thermal oxide film 2, a silicon nitride film 3 and a silicon oxide film 4 are sequentially formed, and with the silicon oxide film 4 as a mask they are etched to form opening parts 5. With the silicon nitride film 3 as a mask a thermal oxidation is performed to form a thermal oxide film 6 on the side and bottom of the opening parts. Thereafter, a silicon nitride film 7 is formed on the whole surface by a low pressure CVD method or the like, and subsequently a heat treatment is performed in an oxidation atmosphere to oxidize the surface of the silicon nitride film 7, thereby torming a silicon oxide film 8. With this, even if there are pin holes in the silicon oxide film which is later deposited on the silicon nitride film 7, the etching of the silicon nitride film 7 is prevented since the silicon oxide film 8 acts as an anti-etching mask in the isotropical etching process.



9日本国特許庁(JP)

@特許出顧公開

母 公 開 特 許 公 報 (A) 昭64-22051

@Int.Cl.4

の出の質

 母公開 昭和64年(1989)1月25日

H 01 L 21/94 21/76

人

6708-5F D-7131-5F

審査請求 未請求 発明の数 1 (全5頁)

②発明の名称 半導体装置の製造方法

⑩特 顋 昭62-179482

⇔出 顋 昭62(1987) 7月17日

母 明 者 玉 置 徳 彦 彦 母 発 明 者 久 保 田 正 文

大阪府門真市大字門真1006番地 松下電器產業株式会社內大阪府門真市大字門真1006番地 松下電器產業株式会社內

大阪府門真市大字門真1006番地

②代理人 弁理士中尾 色男 外1名

松下軍器產業株式会社

明 細 書

1、発明の名称

半導体装置の製造方法

- 2、特許請求の範囲
 - (1) 半導体基板に形成された第1の射エッチング性マスク材と耐酸化性被膜をマスクとして前記半導体基板に関ロ部を形成する工程と、第2の耐酸化性被膜を必要面に形成する工程と、第2の耐酸化性被膜を形成する工程と、第2の耐な化性被膜を形成する工程と、第2の耐なが大力性を破壊・耐酸化の分類をである工程と、前記第2の耐エッチング性を関ロ部の耐エッチングをである工程と、前記第1及び第2の耐なったが生せる工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程と、前記第1及び第2の耐酸化を行なり工程を置める。
 - ② 第1及び第2の耐酸化性破膜としてシリコン 選化源を用いる特許請求の範囲第1項記載の半導 体袋間の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は高密度,高速,低角費電力性を偏えた 半導体装置の製造方法に関するものである。

従来の技術

半導体集積回路においては高密度・高速化・低 角食電力化が追求されつつあり、素子間の分岐領 娘の低感による高密度化やMOS素子におけるソ ース・ドレインと基板間に発生する寄生容益など の低感による高速・低角食電力化などを狙って SOI (Silicon On Insulator) 構造の開発に おいてさまざまな試みが実施されている。

第2図は特質昭61-136531号に示された構造り分離発展型のSOI構造半導体装置の製造工程の一例を示す新面図である。

羽2図は特別昭54-88871号公報に示されている高畑り分離発展型のSOI属造半導体装置の製造工程の一例を示す新面図である。

まず第2図(a)のように、シリコン基板 1 の上に 返択的に関口された Si_3N_4 数 2 を形成する。次

特開昭64-22051(2)

に b に示すように、 SiaN4 数2をマスクとして、 異方性の強いドライエッテ法、たとえば反応性イ オンエッチ(R.I.E) でシリコン茲夜1亿胡口 部3を形成する。との急峻を開口面に対し第2図(c) のように、Si₃N₄ 模 4 を成圧 C V D 法によって 付着させる。次に頃に示すように、スパッタエッ テング法によりSigNa胶4を除去する。スパッ タエッチング法は、エッチングの直線性が受れて いるため、側面のSiaNa級4はエッチングされ ず、第2図回のようにSiaNa級2の上面部及び シリコン茲板朔口部3底面のみがエッチングされ る。その後、弟2図回のようにシリコン益坂1の エッチングを行ない、第2図(1)に示すように配化 を実施し、欧化物領域5を形成すると単結晶シリ コン島領域6の下面全域が両綱からのほ化により つながる。その後、単結晶シリコン島領域6表面 のSiaNa版を除去すると、男2図切に示すよう に単結晶シリコン島領域6の下面なよび衡面全て が似化物領域をにより囲まれた構造となる。

発明が解決しようとする問題点

ところが、このシリコン酸化級競摩にこのよう な制限があると、分離領域を狭めることが困難に たってくる。関口部内の向かいあったシリコン酸 化設が接触してしまうからである。

問題点を解決するための手段

上記問題点を解決するため、本発明では第2の 射敏化性破膜としてのシリコン選化膜を半導体基 板全面に形成した後、このシリコン選化膜の表面 を減化することにより、減くかつピンホールのな い射エッチング性マスクとしてのシリコン酸化膜 をシリコン選化膜上に形成する。

作 用

上記手段により薄くかつピンホールのない計エッチング性マスクを形成することにより、分離領域を失め、かつ後の等方性エッチング工程で計較化性マスクがエッチングされないプロセスを確立することが可能になった。

实 范 例

第1 図は本発明の一実施例における半導体要位 の製造工程を示す新面図である。 ととで第2図(ので示したシリコン基板のエッチングは、次〇(第2図(の))酸化工程におけるシリコン島領域の形状安定化や、酸化時間の短縮化によるシリコン島領域内の欠陥の低減化という点から等方的なエッチングにする必要がある。

この等方性エッチングは、高密度化に伴ない姿合うシリコン島間の分は領域が狭った際のエッチング安定性という観察からドライエッチングで行なうことが望さしい。ドライエッチングではシリコン監板とシリコン窒化膜との選択比が低い為、シリコン監化膜上にシリコン窒化膜を形成した誤と同様のプロセスでシリコン酸化膜を形成するプロセスが必要である。

しかし、シリコン酸化酸形成時には関口部側面 に残存させるためのこのシリコン酸化膜をピンホ ールの存在しない酸厚以上に堆積させないといけ ない。ピンホールがあるとシリコン酸化膜下のシ リコン窒化酸が等方性エッチング工程でエッチン グされ、酸化工程で所望のシリコン島形状が得ら れなくなるからである。

まず、第1図ののようにロ型益板1上に熱酸化 数2,シリコン竄化級3,シリコン酸化数4を瀕 に形成し、素子領域となる部分以外(分離領域) を異方性の強い反応性イオンエッチング(R.I.E) 等を用いて開口する。次に第1図的に示すように 分離領域となる部分をこれもR.I.E等を用いてシ

特開昭64-22051(3)

とのシリコン選化與ての配化工程が挿入される ことにより、後にシリコン選化與て上に堆積され るシリコン酸化製にピンホールがあっても、この 酸化工程で形成されたシリコン酸化膜 B が等方性 エッチング工程で耐エッチング性マスクとして動 きシリコン窒化膜でがエッチングされるのを防ぐ ことになる。

との後、第1図回のように、反応性イオンエッ

ホールが発生していても、シリコン窒化膜で上に はピンホールのないシリコン酸化膜 8が被優して かりシリコン菌化膜ではエッチングされず、次の 退択酸化工程で所望の素子領域形状を再現性良く 形成できる。との後第1図的に示すように、高圧 成化される領域はシリコン窒化膜3,でに優われ ではない領域に限定されるため、関ロ部梁でも 化時間・素子領域福を最適化するとシリコン基板 1の一部からなる素子領域11が酸化源領域12 によりシリコン基板と分極・絶縁された構造を得 ることができる。

以下、との後の工程については省略するが、既知の方法により分起領域をシリコン酸化膜・ポリンリコン等で埋め込み、MOSデバイスなどを形成する。

: ・ 明の効果

以上説明した発明により、構想り分越発展型 SOI構造素子の製造技術において、シリコン誌 板の等方性ニッチングにドライエッチを適用する チング法で呉方性の強いエッチングを行なうと、 湖口部6の餌壁部のシリコン熱象化額6,シリコ ン窒化設で、シリコン酸化膜Bのみを残してその 他のシリコン酸化膜・窒化膜が除去される。とど でもシリコン酸化腺4の膜厚は減少するが、後の シリコン基板の等方性ドライエッチング工程での ... エッテングマスクとして使用できる原厚(500% 以上)は残されている。次に等方性ドライエッチ ング工程でのマスク材としてのシリコン酸化飲を 関コ部関面のシリコン意化験で上には反させた形 で残すために、前のシリコン窒化膜でで行なった のと同様に成圧CVD法等で全面にシリコンは化 頭 9 を形成し(第1図(e))、反応性イオンエッチ ング法で倒竖部のみを残し、その他のシリコン設 化級9を除去する(第1図(f))。次にシリコン設 化版4,8及び9をマスクとしてCF4・O2ガスを 用いたマイクロ皮放電等によるシリコン基板の等 万性エッチングを行ない関ロ部10を形成する第 1 🗵 (g)) 。

繰り返し記述するが、シリコン酸化類9にピン


点、波圧CVD 法により堆積する耐エッチング性マスクとしてのシリコン酸化類にピンホールが存在しても、所配の素子形状を得られることが可能になった。シリコン酸化額が減くできることが可能になり素子を高密度にかつ信頼性良く製造できることを可能にした達めて工業的価値の高いものである。

4、図面の耐単な説明

第1 図は本発明の一実施例における半導体袋並の製造方法を示す工程断面図、第2 図は従来の滞割り分離発展型 S O I 構造素子の製造方法を示す工程断面図である。

3,7……シリコン窟化験、4,8,9……シリコン酸化級、5……関口部、10……素子領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名

特問昭64-22051(4)



特開昭64-22051 (5)

第 2 図

